- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
- Jumper
Alat dan Bahan proteus
5. IC 74LS112
6. Logic Probe
7. Switch SPDT
8. Power Supply
3. Rangkaian Simulasi[Kembali]
3.4.1 Percobaan 1 Asynchronous Binary Counter 4 bit dengan 4 J-K flip-
flop.
Pada rangkaian percobaan 1, terdapat 2 buah switch SPDT, 4 buah rangkaian JK flip-flop yang tersusun secara seri dan output berupa logic probe untuk menampilkan angka keluaran dari counter. Kaki set dan reset masing-masing JK flip flop terhubung dengan SW-SPDT. Kaki set dan reset dapat bekerja saat kondisi fall time yaitu aktif saat kondisi dari 1 ke 0. Agar dapat melakukan perhitungan, kaki set dan reset berlogika 1 (tidak aktif), karena jika kaki R S ini akan aktif saat berlogika 0 tetapi tidak melakukan perhitungan. Pada rangkaian ini semua JK flip-flop terhubung secaca seri dan hanya JK flip-flop pertama yang mendapatkan sinyal clock, sedangkan JK flip-flop selanjutnya mendapatkan inputan clock dari output JK flip-flop sebelumnya. Sehingga, rangkaian ini disebut Rangkaian Counter Asyncronous.
Kaki set dan reset berlogika 1 karena terhubung ke switch SPDT yang juga terhubung power supply. Inputan J dan K dihubungkan dengan power supply +5V, sedangkan CLK pada JK flip-flop pertama dihubungkan pada sinyal clock, kemudian dari output Q disambungkan kepada clock JK flip-flop setelahnya. Begitupun seterusnya sampai JK flip-flop terakhir (keempat). Sehingga, saat power supply diaktifkan, maka rangkaian ini akan melakukan perhitungan mulai dari 0-15. Rangkaian ini termasuk ke dalam Counter asinkronus up karena rangkaian ini melakukan perhitungan dari yang terkecil ke terbesar.
Tidak ada komentar:
Posting Komentar